Con Nova Lake sembra che Intel abbia intenzione di cambiare approccio nell’organizzazione e la condivisione della cache con le unità di elaborazione, introducendo un design innovativo per la cache L2. A differenza degli attuali processori Arrow Lake, dove ogni core ad alte prestazioni dispone di una cache L2 dedicata da 3MB, Nova Lake adotta un approccio condiviso: due core ad alte prestazioni, i quali prendono il nome in codice di “Coyote Cove”, che potranno accedere a una cache L2 comune da 4MB. Questa novità, emersa grazie a indiscrezioni condivise dall’insider HXL, promette di ottimizzare l’utilizzo delle risorse di cache e migliorare la scalabilità tra i core, rendendo il processore più flessibile in scenari di lavoro intensi.
Intel Nova Lake condividerà 2MB di cache L2 per ogni coppia di core
L’idea alla base della scelta di Intel per le CPU Nova Lake è quella di creare un pool di cache più ampio, che consenta ai core di accedere dinamicamente a una quantità maggiore di memoria in base alle necessità. Tuttavia, il design condiviso solleva alcune incognite: quando entrambi i core tenteranno di accedere alla cache contemporaneamente, potrebbero verificarsi contese o aumenti di latenza, con possibili ripercussioni sulle prestazioni, soprattutto in applicazioni che dipendono fortemente dalla cache L2. Al contrario, il design di Arrow Lake, con cache separate, minimizza questi rischi, pur limitando la capacità massima disponibile per ciascuna unità.
Sarà necessario attendere il lancio di Intel Nova Lake e i relativi benchmark per valutare l’effettivo impatto di questa scelta sulla velocità, l’efficienza energetica e le prestazioni complessive. Ricordiamo che la nuova generazione di processori, la quale prenderà il nome di Core Ultra 400, aumenterà considerevolmente la conta dei core, che potrà raggiungere fino a 52 unità nel top di gamma grazie alla combinazione di 16 P-Core, 32 E-Core e 4 LP-Core, un nuovo tipo di unità a bassissimo consumo energetico.
Le nuove CPU Intel saranno prodotte attraverso il nuovo processo a 2nm di TSMC, mentre utilizzeranno il nodo interno 18A, messo in funzione da poco, per quanto riguarda altri componenti del processore, come il controller memoria.
